

Title: SIX-AXIS SURROUND SOUND PROCESSOR WITH AUTOMATIC BALANCING AND CALIBRATION

Abstract:

A surround sound processor system (108) for multichannel redistribution of stereophonic signals (2, 4) has digitally controlled gains in each input and each output channel, controlled by a microprocessor (51), which receives an input signal from a microphone (74) placed at the preferred listening location within the listening area (72) for automatically balancing the input signals (2, 4) and setting both input and output gains during a calibration process so as to provide the listener with the best possible surround sound reproduction of the stereophonic source material. As a visual aid, the microprocessor displays menus and messages on a video screen (78), and a visual display (88) shows the relative levels of the six axes of control signals within the surround sound processor.

(19) 日本国特許庁 (J P)

(12) 公表特許公報 (A)

(11)特許出願公表番号
特表2000-509220
(P2000-509220A)

(43)公表日 平成12年7月18日(2000.7.18)

(51) Int.Cl.⁷

識別記号

FI

テーマコート* (参考)

H 0 4 S 7/00

H04S 7/00

$$\mathbb{Z}$$

H04R 3/00

H0 4 R 3/00

310

審查請求 未請求 予備審查請求 有 (全 44 頁)

(21) 出願番号	特願平9-538122
(86) (22) 出願日	平成9年4月15日(1997.4.15)
(85) 翻訳文提出日	平成10年10月26日(1998.10.26)
(86) 国際出願番号	PCT/US97/06007
(87) 国際公開番号	WO97/40642
(87) 国際公開日	平成9年10月30日(1997.10.30)
(31) 優先権主張番号	08/637, 071
(32) 優先日	平成8年4月24日(1996.4.24)
(33) 優先権主張国	米国(US)
(81) 指定国	EP(AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), JP, KR

(71)出願人 ハーマン・インターナショナル・インダストリーズ・インコーポレーテッド
アメリカ合衆国カリフォルニア州91329,
ノースリッジ, パルボア・ブルバード
8500

(72)発明者 フォスゲイト, ジェイムズ・ダブリュー
アメリカ合衆国ユタ州84032, ヘパー・シ
ティ, イースト・トゥエルフス・ストリー
ト 4750


(72)発明者 ウルフ, サミュエル・ジョン
アメリカ合衆国ユタ州84098, パーク・シ
ティ, ゴーゴザ・ドライブ 8851

(74)代理人 弁理士 社本 一夫 (外5名)

(54) 【発明の名称】 自動平衡化及び較正を有する 6 軸サラウンド・サウンド・プロセッサ

(57) 【要約】

ステレオ音響の信号(2、4)をマルチチャネル再配分するためのサラウンド・サウンド・プロセッサ・システム(108)は、マイクロプロセッサ(51)に制御され、それぞれの入力及びそれぞれの出力チャネルにおいて、ゲインをデジタル制御する。マイクロプロセッサ(51)は、聴取エリア(72)内の好適な聴取位置には位置されたマイクロフォンから入力信号を受け取り、入力信号(2、4)を自動的に平衡化し、較正プロセスの間に入力及び出力両方のゲインを設定し、それによって、リスナに、そのステレオ音響ソース材料の可能な限り最良のサラウンド・サウンド再生を与える。視覚的な補助装置として、マイクロプロセッサは、ビデオ・スクリーン(78)上に、メニュー及びメッセージを表示し、ビデオ・ディスプレイ(88)は、サラウンド・サウンド・プロセッサの内部の制御信号の6つの軸の相対的レベルを示している。



【特許請求の範囲】

1. サウンドをマルチチャンネルで再配分し聴取者を包囲する複数のラウドスピーカによって再生するための制御ユニットを含むサラウンド・サウンド・プロセッサ・システムであって、

1 又は複数のソース・ユニットからステレオ・オーディオ信号を受け取る複数のステレオ・オーディオ入力と、

前記複数のステレオ・オーディオ信号の1つを左右のチャンネル・オーディオ入力信号として選択する選択手段と、

前記左右のチャンネルのそれぞれにあり、前記左右のオーディオ入力信号の振幅を制御するデジタル制御されたゲイン調整回路と、

前記左右のオーディオ入力信号を、方向ディテクタによって検出される前記左右のオーディオ入力信号の瞬間的な相対的な大きな及び位相の結果として含まれている指向性情報に従って、固定された及び変動する比率で合成するサラウンド・サウンド・プロセッサであって、このサラウンド・サウンド回路は、前記左右のオーディオ入力信号オーディオ入力信号を合成するマトリクス回路を備えており、前記マトリクス回路は、前記方向ディテクタの出力信号から導かれた複数の制御電圧信号によって、前記制御電圧信号がディテクタスプリッタを通過した後で制御される電圧制御増幅器と、関連するアッタク及び減衰時定数を制御し前記サラウンド・サウンド・プロセッサの出力において複数のラウドスピーカ駆動信号を提供するサーボロジック回路とを含む、サラウンド・サウンド・プロセッサと、

これらのデジタル制御された減衰器回路のそれぞれの出力信号レベルの調整に関して前記複数のラウドスピーカ駆動信号に等しい複数のデジタル制御された減衰器回路と、

校正信号ソースと、

前記複数のラウドスピーカによって包囲された領域における1つの地点に配置するマイクロフォンと、

前記マイクロフォンからの入力を受け取り、前記マイクロフォンの位置におけ

るサウンド強度に比例する直流電圧をそれから生じさせ、前記直流電圧をデジタル信号に変換する前置増幅器及びレベルディテクタと、

較正モードにおいて前記マイクロフォンから前記デジタル信号を受け取り、前記較正信号の出力が与えられると、前記複数のデジタル制御された減衰器のそれぞれのゲインを順に自動的に調整し、それによって、前記マイクロフォンの位置にある前記複数のラウドスピーカのそれぞれに起因する前記サウンド強度が同じになるように構成されたマイクロプロセッサ・コントローラと、

を備えていることを特徴とするサラウンド・サウンド・プロセッサ・システム。

2. 請求項1記載のシステムにおいて、前記マイクロプロセッサ・コントローラは、入力レベル較正モードにおいては、基準信号が標準化されたレベルで与えられたときには、前記ソースからの前記複数のステレオ・オーディオ信号の前記選択された1つの左右のチャンネルのそれぞれにおける振幅を測定し、前記デジタル制御されたゲイン調整回路のゲインを調整して、それによって、このサラウンド・サウンド・プロセッサに与えられた前記左右のオーディオ信号は、指定された基準レベルに等しいことを特徴とするシステム。

3. 請求項2記載のシステムにおいて、前記複数のステレオ・オーディオ信号のそれぞれに対する前記デジタル制御されたゲイン調整回路のそれぞれの要求されたゲインに対応する適切なデジタル・ワードは、前記信号ソースの特定の1つが前記選択手段によって選択される度に、前記デジタル制御されたゲイン調整回路のそれぞれのゲインの初期設定のために、前記マイクロプロセッサ・コントローラのメモリに保持されることを特徴とするシステム。

4. 請求項1記載のシステムにおいて、ほとんど等しく同相である左右の信号の相対的な大きさに応答して、ほとんど等しく同相である信号の存在を示す第1の論理制御信号と、前記左の信号が前記右の信号よりも実質的に強いことを示す第2の論理制御信号と、前記右の信号が前記左の信号よりも実質的に強いことを示す第3の論理制御信号とを提供する自動平衡化ディテクタを更に備えており、前記マイクロプロセッサ・コントローラは、信号再生モードでは、前記第1、第2及び第3の論理制御信号を常にモニタし、所定の方法に従って前記左右のチャ

ネルのデジタル制御されたゲイン調整回路のゲインを増加する方向に連続的に調整して、それによって、これらのほとんど等しく同相である左右の信号を平衡させ平衡状態に維持するように構成されていることを特徴とするシステム。

5. 請求項4記載のシステムにおいて、前記所定の方法は、

前記第1の論理制御信号がいつハイであるかを判断するステップと、

ほとんど等しく同相である左右のオーディオ入力信号の存在に対応して前記第1の論理制御信号がハイである間に、前記第2又は前記第3の論理制御信号のどちらか一方がハイであり特定の最小の数のサンプル時間の間ハイに留まるかどうかを判断するステップと、

前記第2又は第3の論理制御信号が前記特定の数よりも多くのサンプル時間の間ハイに留まるときは常に、最初に、もしあればより高い方の信号レベルを有する左又は右のチャンネルの一方に加えられたインクリメンタルなゲイン補償を徐々に減少させ、次に、ハイであった前記第2の又は第3の論理制御信号の一方がローになるまで、又は、前記第1の論理制御信号がローになるまで、又は、最大の量のインクリメンタルなゲイン補償が加えられるまで、低い方の信号レベルを有するチャンネルにインクリメンタルなゲイン補償を追加するステップと、

平衡化された条件に到達した、又は、前記第1の論理制御信号がローになった、又は、前記最大の量のインクリメンタルなゲイン補償が加えられた後で、前記第1の論理制御信号がハイになり前記左右の入力オーディオ信号の間の十分な不均衡が存在し前記信号の自動的な平衡化が再度開始されることを示すときに、前記第2又は第3の論理制御信号が再びハイになるまで、追加された前記インクリメンタルなゲイン補償を非常に徐々に減少させるステップと、

を含むことを特徴とするシステム。

6. 請求項1記載のシステムにおいて、前記較正信号ソースは、重み付けされたノイズ・ソースであることを特徴とするシステム。

7. 請求項1記載のシステムにおいて、前記複数のデジタル制御された減衰器のそれぞれを調整する前記方法は、

前記サウンド強度を表す前記デジタル信号を基準値と比較することによって、

前記マイクロフォンの位置におけるサウンド強度をモニタするステップと、

前記サウンド強度が当初低すぎる場合には、前記サウンド強度が前記基準値よりも高くなるまで、前記デジタル制御された減衰器に与えられた前記インクリメンタルなゲイン補償を徐々に増加させるステップと、

そうでない場合、すなわち、サウンド強度が前記基準値よりも既に高いときには、前記サウンド強度が前記基準値よりも僅かに低くなるまで、前記インクリメンタルなゲイン補償を徐々に減少させ、前記サウンド強度が前記基準値よりも僅かに超えるまで、前記インクリメンタルなゲイン補償を増加させるステップと、

又は、前記サウンド強度が前記基準値を僅かに超えるように調整することができない場合には、当初のインクリメンタルなゲイン調整設定に戻り、ユーザに、前記減衰器を前記所望のレベルに設定できないことを指示するステップと、

前記複数のラウドスピーカ駆動信号のシーケンスの次のものに進み、そのゲインを同じ態様で調整するステップと、

を含み、これらを、すべての前記ラウドスピーカ駆動信号の減衰器手段が適切なレベルに調整されるまで行うことを特徴とするシステム。

8. 請求項2記載のシステムにおいて、前記左右のステレオ・オーディオ入力 of それぞれにおいて前記デジタル制御されたゲイン調整回路を調整する方法は、

前記オーディオ信号レベルを、基準値と比較することによってモニタするステップと、

前記オーディオ信号レベルが当初低すぎる場合には、前記オーディオ信号レベルが前記基準値よりも高くなるまで、前記デジタル制御されたゲイン調整手段に与えられた前記インクリメンタルなゲイン補償を徐々に増加させるステップと、

そうでない場合、すなわち、オーディオ信号レベルが前記基準値よりも既に高いときには、前記オーディオ信号レベルが前記基準値よりも僅かに低くなるまで、前記インクリメンタルなゲイン補償を徐々に減少させ、前記オーディオ信号レベルが前記基準値よりも僅かに超えるまで、前記インクリメンタルなゲイン補償を増加させるステップと、

又は、前記オーディオ信号レベルが前記基準値を僅かに超えるように調整する

ことができない場合には、当初のインクリメンタルなゲイン調整設定に戻り、ユーザに、前記デジタル制御されたゲイン調整手段を前記所望のレベルに設定できないことを指示するステップと、

前記左右のオーディオ入力信号のシーケンスの次のものに進み、そのゲインを同じ態様で調整するステップと、

を含み、これらを、デジタル制御されたゲイン調整手段の両方が適切なレベルに調整されるまで行うことを特徴とするシステム。

9. 請求項8記載のシステムにおいて、オーディオ信号レベルは、

前記信号レベルのサンプルをハードウェアにおける基準レベルと比較し、ある最小の数の連続的なサンプルが前記基準レベルを超えているのか超えていないのかを判断し、等しい数が与えられた時間周期において前記基準レベルを超えたのか超えていないのかを判断するステップと、

しかし、予測された範囲の値をはるかに超えた又はそれにはるかに及ばない任意の単一のサンプルを廃棄し、それによって、単一の誤ったサンプルが平均化エラーを生じさせないようにするステップと、

ハイ及びローであるサンプルの数が等しい場合には、いくらかの間隔が経過した後で、ゲインを増加する方向に調整するステップと、

を含む方法によって決定されるように、変動するオーディオ信号の平均の信号レベルを更に含むことを特徴とするシステム。

10. 請求項1記載のシステムにおいて、

前記複数の制御電圧信号のそれぞれの相対的大きさを指示する視覚的ディスプレイを更に備えていることを特徴とするシステム。

11. 請求項10記載のシステムにおいて、前記視覚的ディスプレイは、

前記複数の制御電圧信号と等しい複数の発光ダイオードであって、それぞれが、そのカソードに接続された抵抗と直列であり、これらの発光ダイオードのアノードは、共通の点で接続されている、複数の発光ダイオードと、

前記発光ダイオードの中の別の1つのカソードに接続された前記直列抵抗に、出力がそれぞれ接続されている同じ複数の演算増幅器と、

を備えており、前記複数の演算増幅器の中の第1の増幅器は、前記左右のオーディオ入力チャンネルに等しい位相のずれた信号が存在するときに負になる前記制御電圧信号の前記1つに接続された入力を有する単位ゲイン・バッファとして接続され、

前記複数の演算増幅器の中の第2の増幅器は、前記複数の演算増幅器の中の前記第1の増幅器の出力に接続された入力を有する単位ゲイン・インバータとして、その出力が、前記左右のオーディオ入力チャンネルに等しい同相の信号が存在するときに負になるように接続され、

前記複数の演算増幅器の中の第3の増幅器は、前記左のオーディオ入力チャンネルだけに信号が存在するときに負になる前記制御電圧信号の前記1つに接続された入力を有する単位ゲイン・バッファとして接続され、

前記複数の演算増幅器の中の第4の増幅器は、前記複数の演算増幅器の中の前記第3の増幅器の出力に接続された入力を有する単位ゲイン・インバータとして、その出力が、前記右のオーディオ入力チャンネルだけに信号が存在するときに負になるように接続され、

前記複数の演算増幅器の中の第5の増幅器は、その出力が負になるように、より大きな振幅を有する左の信号とより小さな振幅を有し位相のずれた右の信号との組合せに応答する前記制御電圧信号の前記1つに接続された入力を有する単位ゲイン・バッファとして接続され、

前記複数の演算増幅器の中の第6の増幅器は、前記複数の演算増幅器の中の前記第5の増幅器の出力に接続された入力を有する単位ゲイン・インバータとして、より大きな振幅を有する右の信号とより小さな振幅を有し位相のずれた左の信号との組合せに応答してその出力が負になるように、接続され、

前記共通の点は、前記発光ダイオードの全体的な輝度を調整する目的で、そのベースに印加される直流電圧に応答して変動する一定の全体電流を前記発光ダイオードに提供するトランジスタのコレクタに接続されていることを特徴とするシステム。

12. 請求項10記載のシステムにおいて、前記視覚的ディスプレイの前記第

3の演算増幅器は、前記第3及び第4の演算増幅器の出力に接続された発光ダイオードが点灯されないままにとどまるようにするために、グラウンドに切り換えられ得ることを特徴とするシステム。

13. 請求項10記載のシステムにおいて、前記視覚的ディスプレイの前記第5の演算増幅器の入力と前記第3の演算増幅器の入力とは、前記左のオーディオ入力チャンネルだけに信号が存在することに否定的に応答して、共に、前記制御電圧信号に接続されるように切り換えられ得ることを特徴とするシステム。

【発明の詳細な説明】**自動平衡化及び校正を有する6軸サラウンド・サウンド・プロセッサ****発明の背景**

本発明は、広くは、音声のペリフォニック（periphonic）な再生のためのプロセッサに関する。更に詳しくは、本発明は、オーディオ信号のマルチチャネル再配分（redistribution）のためのサラウンド・サウンド・プロセッサの個別的なチャネル・ゲインを調整し、聴取者（リスナ）に、このサラウンド・サウンド・プロセッサを組み入れたマルチチャネル・オーディオ・アンプ及びラウドスピーカ・システムの聴取エリアの中にいる彼の実際の位置における最適なシステム・パフォーマンスを提供する、マイクロプロセッサ制御された電子校正及び平衡化（balancing）システムに関する。本発明は、更に、リスナに、サラウンド・サウンド・プロセッサ内で発生した6軸（six-axis）制御信号の相対的な強度を示す視覚的表示システムに関する。

サラウンド・サウンド・プロセッサは、2チャネルの立体音響源（stereophonic source）信号を強化するように動作し、離散的なマルチトラック源と直接的に比較できる程の高品質な音場（soundfield）を知覚されるパフォーマンスにおいて提供するように、リスナを包囲するように配置された複数のラウドスピーカを駆動する。従って、空間の錯覚（illusion）が作り出され、それによって、リスナは、オリジナル・サウンド環境の完全性、指向的な品質及び聴覚的な次元すなわち「空間的な広さ」（spaciousness）を経験することができる。上述のいわゆるサウンドのペリフォニックな再生は、オーディオ信号のデジタル的に発生された時間遅延に依存して生のサウンド・イベントに付随する反響（reverberation）又は「雰囲気」（ambience）をシミュレートしている従来の音場プロセッサの動作とは、区別できる。これらの従来のシステムは、オリジナルなパフォーマンス空間からの情報に基づいてサウンドを指向的に局所化しておらず、結果として得られる反響特性は、明らかに人工的である。

この目的を達成するために、サラウンド・サウンド・プロセッサは、典型的には、入力マトリクスと、制御電圧発生器と、可変マトリクス回路とを備えている

。入力マトリクスは、通常、入力信号の平衡及びレベル制御を提供し、入力信号に加えて、和及び差信号の通常の及び反転された極性バージョンを発生し、ある場合には、位相シフトされたバージョンを発生し、及び／又は、残りの処理における要求に応じて、信号を複数の周波数レンジにフィルタする。制御電圧発生器は、指向性ディテクタと、サーボロジック (servellogic) 回路とを含む。指向性ディテクタは、立体音響的なサウンド・ステージにおいて異なる方向で符号化されたサウンドを表す信号の間の相関を測定して、支配的なサウンドの指向的な位置に対応する電圧を発生する。サーボロジック回路は、これらの信号を用いて、制御電圧を生じさせ、サウンドの方向と周囲のラウドスピーカにおいてサウンドを再生しようとしている方向とに従って、可変マトリクス回路における電圧制御増幅器のゲインを変動させる。

可変マトリクス回路は、電圧制御増幅器と分離マトリクスとを含む。電圧制御増幅器は、入力マトリクス・オーディオ信号を、分離マトリクスに印加するために、可変ゲインを用いて増幅する。分離マトリクスでは、増幅された信号は、クロストークを選択的にキャンセルして異なるラウドスピーカ・フィード信号とするのに用いられる。分離マトリクスは、入力マトリクスと電圧制御増幅器との出力をいくつかの異なる方法で合成し、結果的に、それぞれが、リスナを包囲する複数の異なる位置の中の1つに配置されるラウドスピーカのために、ラウドスピーカ・フィード信号を生じる。これらの信号のそれぞれにおいて、信号成分のあるものは、ディテクタ、制御電圧発生器、電圧制御増幅器 (VCA) 及び分離マトリクスの作用によって、動的に消去される。

サラウンド・サウンド・プロセッサでは、表現の微妙な点 (subtleties) の多くは、制御電圧発生器とVCAとの指向性ディテクタとサーボロジック回路との特性に起因する。これらが更に洗練されるにつれて、外見上のパフォーマンスは、リスナにとってより楽な響き (effortless-sounding) となる。

リスナに対してマルチチャネル・サウンドをより正確に提供するためには、サウンドがリスナを包囲する複数のアンプとラウドスピーカとを通じて提供される際に、聴取エリア内のリスナの位置で同じ相対的な音響効果を有するようにそれ

それぞれのチャンネルのゲインを調整することによって、システムを較正することが必要である。従来は、これは、それぞれに整形されたノイズ信号が提供されるときに、チャンネル・ゲインを手動で調整することによってなされてきた。

従って、必要であるのは、サラウンド・サウンド・プロセッサの入力及び出力チャンネルのそれぞれのゲインを調整して、このサラウンド・サウンド・プロセッサの出力信号の音響的な提供に用いられるマルチチャンネル・アンプ及びラウドスピーカ・システムの聴取エリアの中にいるリスナの位置における最適なシステム・パフォーマンスを得るための自動較正及び平衡化システムである。

発明の概要

この目的のために、本発明は、マイクロプロセッサを組み入れた自動較正及び平衡化システム (automatic calibration and balancing system) を備えた改良されたサラウンド・サウンド・プロセッサを提供する。このサラウンド・サウンド・プロセッサは、このサラウンド・サウンド・プロセッサ入力及び出力チャンネルのそれぞれのゲインを調整し、このサラウンド・サウンド・プロセッサの出力信号の音響的な表現のために用いられるマルチチャンネル増幅器及びラウドスピーカ・システムの聴取エリア内のリスナの位置において、最適なパフォーマンスを与える。

別の側面では、本発明は、視覚的ディスプレイを提供する。この視覚的ディスプレイによって、それぞれの軸に対して1つずつであり、6軸 (six-axis) サラウンド・サウンド・プロセッサの方向ディテクタ及びディテクタ・スプリッタ回路によって提供される6つの制御信号のそれぞれの瞬間的な相対的強度が、リスナに示される。

1つの実施例では、サウンドをマルチチャンネルで再配分し、聴取者 (リスナ) を包囲 (サラウンド) する複数のラウドスピーカによって再生するためのサラウンド・サウンド・プロセッサ・システムが、提供される。このシステムは、(1) 1又は複数のソース・ユニットからのステレオ・オーディオ信号を受け取る複数

のステレオ・オーディオ入力と、(2) 複数のステレオ・オーディオ信号の1つ

を左右のチャンネル・オーディオ入力信号として選択する選択手段と、(3) 左右のチャンネルのそれぞれにあり、オーディオ入力信号の振幅を制御するデジタル制御されたゲイン調整回路と、(4) 方向ディテクタ構成によって検出される左右のオーディオ入力信号の瞬間的な相対的振幅及び位相の結果として含まれている指向性(方向、directional)に関する情報に従った固定された及び変動する比率で、左右のオーディオ入力信号を合成するサラウンド・サウンド・プロセッサであって、このオーディオ入力信号は、マトリクス回路において合成され、このマトリクス回路は、方向ディテクタの出力信号から導かれた複数の制御電圧信号によってこれらがディテクタ・スプリッタを通過した後で制御される電圧制御増幅器と、関連するアタックおよび減衰時定数(attack and decay time constants)を制御しこのサラウンド・サウンド・プロセッサの出力において複数のラウドスピーカ駆動信号を提供するサーボロジック回路とを含む、サラウンド・サウンド・プロセッサと、(5) これらのデジタル制御された減衰器回路のそれぞれの出力信号レベルの調整に関して複数のラウドスピーカ駆動信号に等しい複数のデジタル制御された減衰器回路と、(6) 較正(calibration)信号ソースと、(7) 複数のラウドスピーカによって包囲された領域における1つの地点に配置するマイクロフォンと、(8) マイクロフォンからの入力を受け取り、マイクロフォンの位置におけるサウンド強度に比例する直流電圧をそれから生じさせ、この直流電圧をデジタル信号に変換する前置増幅器及びレベルディテクタと、(9) 較正モードにおいてマイクロフォンからデジタル信号を受け取り、較正信号の出力が与えられると、複数のデジタル制御された減衰器のそれぞれのゲインを順に自動的に調整し、それによって、マイクロフォンの位置にある複数のラウドスピーカのそれぞれに起因するサウンド強度が同じになるように構成されたマイクロプロセッサ・コントローラと、を含む。

本発明によって達成される効果は、消費者が、サラウンド・サウンド・システムを較正し、それによって、出力が、自動的に正確に平衡化され、実際のリスナの位置において、マルチチャンネル・サウンドのより正確な再生が得られるように

する際の容易性である。

達成される別の効果として、マルチチャンネル音場（soundfield）への立体音響的（stereophonic）なサウンドの再配分を制御する6軸制御信号の相対的な強度がリスナに視覚的に表示されることにより、リスナは、較正の正確性と較正における変化が保証される。

図面の簡単な説明

図1は、本発明によるサラウンド・サウンド・プロセッサを含むサラウンド・サウンド・システムのブロック回路図であり、増幅器と、聴取エリアを包囲するラウドスピーカと、聴取エリア内に配置されたマイクロフォンとを備えている。

図2は、本発明による6軸サラウンド・サウンド・プロセッサのブロック回路図であり、図1のシステムにおいて用いられている自動平衡化及び較正のためのマイクロプロセッサを組み入れている。

図3は、図2のプロセッサにおいて用いられているマイクロフォン前置増幅器とレベル検出回路との詳細な回路図である。

図4は、本発明による自動平衡制御感知回路の詳細な回路図である。

図5は、図1のプロセッサにおいて用いられている入力選択及びレベル制御回路の詳細な回路図である。

図6は、図1のマイクロプロセッサによって制御される典型的な出力レベル回路の詳細な回路図である。

図7は、本発明による視覚的表示回路の詳細な回路図である。

図8は、図7の視覚的表示回路のための典型的な詳細な回路図である。

図9は、本発明に従って図4の感知回路を用いて入力信号の自動平衡化を行うためのアルゴリズムを説明している流れ図である。

図10は、図1のプロセッサにおいて用いられる入力レベル調整アルゴリズムを説明する流れ図である。

図11は、図1による本発明のマイクロフォン及びマイクロプロセッサを用いる際の出力レベル較正アルゴリズムを説明する流れ図である。

発明の詳細な説明

本発明による新たな主要な特徴は、（1）マイクロプロセッサを内蔵しており

、マイクロフォンと共に用いられ、それぞれのチャンネルの入力及び出力レベルを調整することによって、実際の聴取位置におけるそれぞれの異なる入力源に対して最適な音響的パフォーマンスを提供する自動較正及び平衡化システムと、（２）改良されたデジタル制御自動入力平衡化システムと、（３）６つの軸の制御信号の相対的強度を指示する視覚的ディスプレイと、である。

図１を参照すると、リスナを包囲する複数のラウドスピーカにおいて、マルチチャンネルのオーディオを提供するための典型的なサラウンド・サウンド・システムが示されている。ここでは、サラウンド・サウンド・プロセッサが、立体音響的な、すなわち、マルチチャンネルのマトリクス化されたソースに存在するオーディオ信号を、複数のラウドスピーカの出力信号の間で再配分して、聴取エリアを包囲する音場を生じさせる。

図１では、サラウンド・サウンド・プロセッサ１を含むサラウンド・サウンド・システムのコントローラ・ユニット１０８は、ビデオ・ディスク・プレーヤ１００、ビデオ・カセット・レコーダ（ＶＣＲ）１０２、ＦＭチューナ１０４及びコンパクト・ディスク・プレーヤ１０６などの１つ又は複数のオーディオ／ビデオ・ソースからの立体（ステレオ）音響的又はモノ音響的な信号を受け取るように構成されている。（ただし、ここでは、ビデオ及びそれ以外のオーディオ入力は、示されていない。）これらのステレオ音響的なオーディオ信号は、それぞれが、信号１１８によって制御された入力ゲイン調整回路１１０－１１６を通過して、信号ライン１２１によって制御されたセクタ・スイッチ１２０に至り、更に、サラウンド・サウンド・プロセッサ１の左右の入力端子２及び４に至る。プロセッサ１は、図２に示されているが、図２に示されている構成要素のナンバリングは、上述した出願継続中の米国出願第０８／６２７９０７号の図１において用いられているナンバリングと可能な限り対応するように行っている。印加で更に詳細に説明するが、ゲイン制御１１０－１１６は、５３及び５５とラベル付けされているものと組み合わせることもできる。

プロセッサ１のコアとなる構成要素は、リスナを包囲する複数のラウドスピーカにマルチチャンネルに再配分するために、ステレオ音響的な入力オーディオ信号

を処理する回路である。これらのコアとなる構成要素は、図1のブロック122によって表されており、図2に示されているように、入力段6、ディテクタ・フィルタ8、インバータ9、ディテクタ・マトリクス10、方向ディテクタ12、ディテクタ・スプリッタ14、サーボロジック回路16、電圧制御（VCA）18、20、22、24、26、28、及び分離マトリクス30が含まれる。

ブロック122のコアとなる構成要素の外部ではあるがサラウンド・サウンド・プロセッサ・ブロック1の一部を形成しているのは、信号122によって制御され端子2、4に印加された入力信号を平衡化するのに用いられる入力減衰器53、55と、プロセッサ1の端子42、44、46、48及び50においてそれぞれラウドスピーカ・フィード信号LFO、CFO、RFO、LBO及びRBOを与える出力バッファ32、34、36、38及び40と、である。

マイクロプロセッサ51、入力平衡化減衰器53及び55、及びライン132を介してそれらに制御される出力レベル調整器31、33、35、37及び39が、サラウンド・サウンド・プロセッサ1の内部に追加され、図2にも示されている。ライン130を介してマイクロプロセッサ51によって制御されるマルチポール・スイッチ41、43、45、47及び49によって、それぞれの出力チャンネルが、ノイズ発生器57に別個に接続されることが可能になる。マイクロプロセッサ51は、また、ライン121を介して、入力セクタ・スイッチ120を制御し、ライン118を介して、入力ゲイン調整回路110、112、114及び116を制御する。

オーディオ電力増幅器52、54、56、58及び60の組は、プロセッサ1の出力信号を受け取り、それぞれを増幅して、聴取エリア72を包囲するように配置された対応するラウドスピーカ62、64、66、68及び70に与える。聴取エリア72内には、較正及び平衡化の目的でマイクロフォン74が置かれている。マイクロフォン前置増幅器及びレベル・ディテクタ回路76が、ライン75を介してマイクロフォンに接続され、マイクロフォンが受け取った信号レベルに対応するDC電圧を、ライン77を介して、マイクロプロセッサ51に与える。

マイクロプロセッサ51は、また、ビデオ出力を、ケーブル79を介して、ソース100、102、104及び106からのビデオ信号の表現に（もしあれば）用いられる同じビデオ・モニタであり得るビデオ・ディスプレイ・モニタ78に与える。様々な較正及び平衡化プロセスが進行するので、ビデオ・ディスプレイは、それらの状態をユーザに報告する。

ユーザ・インターフェース制御システム80が、制御信号を、ライン81を介してマイクロプロセッサに与え、様々な入力を選択して較正及び平衡化モードを開始する。遠隔制御（リモコン）ユニット86をリスナの位置から用いて、ユーザ・インターフェース制御システム80への入力を行うこともできる。

視覚的ディスプレイ88は、ライン57を介して、プロセッサ1のブロック122に含まれるコアとなる構成要素の内部回路に接続され、この回路によって発生された6軸制御信号の相対的強度を、図8に図示されており後に説明する態様で配列された多数の発光ダイオード上に表示するように構成されている。

図1における、ビデオ・モニタ78、マイクロフォン74、リモコン86、電力増幅器52-60、ラウドスピーカ62-70及び信号ソース100-106以外の構成要素は、サラウンド・サウンド・システムのコントローラ・ユニットとして説明される共通の囲いの中に配置することができる。ユーザ・インターフェース80は、コントローラ・ユニット108の中にあるのが通常であり、ディスプレイを備えたパネルと、コントロールと、リモコン受信機とを備えている。

図2を参照すると、サラウンド・サウンド・プロセッサ1のブロック回路図が、本発明の内容を更に明確にするために、示されている。

図2では、サラウンド・サウンド・プロセッサ1は、左（L）及び右（R）のオーディオ入力信号をそれぞれ受け取るための入力端子2、4を有している。これらの信号は、入力段6によって処理される。この入力段は、典型的には、図4に示されているような自動平衡化回路と、他の特許又は先に参照した特許出願に記載されているようレベル制御やパノラマ制御のようなそれ以外の信号条件付け回路とを含む。この段からの出力信号は、LT及びRTとラベル付けされ、ライン5を介してディテクタ・フィルタ8に与えられ、そして、ライン3を介して、

ライン19、21、23、25、27及び29をそれぞれ通って分離マトリクス30に接続されているVCA18、20、22、24、26及び28に与えられる。図面を単純化して更に明瞭化を図るために図示されていないが、これらの信号の反転である $-L T$ 及び $-R T$ を発生させ、追加的なライン3を介して、VCA18-28と分離マトリクス30とに提供することもできる。

ディテクタ・フィルタ8は、フィルタリングされ7とラベル付けされた信号LTF及びRTFを、インバータ9、ディテクタ・マトリクス回路10及びディテクタ回路12に与える。信号RTFは、インバータ9によって反転され、やはり、ディテクタ・マトリクス回路10に与えられる。ディテクタ・マトリクス10は、前方($L+R$)及び後方($L-R$)の信号方向に対応するFTF及びBKFとラベル付けされた出力11を発生する。これらの信号は、また、2つの同一の回路から構成されるディテクタ回路12に与えられる。一方は、入力信号FTF及びBKFを受け取って出力信号F/Bを13において生じ、それに対して他方は、入力信号LTF及びRTFを受け取って出力信号L/Rを13において生じる。

F/B及びL/Rとラベル付けされたディテクタ出力信号13は、ディテクタ・スプリッタ回路14に与えられ、そこで、LF/RF、FT/BK及びLB/RBとラベル付けされた3つの信号15が生じる。これらは、次に、サーボロジック回路16に与えられて、LFC、RFC、FTC、BKC、LBC及びRBCとラベル付けされた6つの制御電圧信号17を提供する。これらの信号は、LF、RF、FT、BK、LB及びRBのVCAとラベル付けされた6つのVCAをそれぞれ制御する。

これらのVCAは、提供することが意図されている方向マトリクス(directional matrix)による異なる比率でLT及びRT信号3を受け取り、それぞれが両方の極性である出力信号19ないし29を分離マトリクス30に与え、この分離マトリクスは、また、修正されていないLT及びRT信号3を受け取る。上述したように、図2には示されていないが、インバータをこれらの信号LT及びRTに提供して、 $-L T$ 及び $-R T$ をそれぞれ発生させることもできる。これらのインバータは、入力段の一部と考えることができるが、その理由は、それらの出力を

、

VCA 18ないし28のいくつかの入力に与えることができるからである。これらの詳細は、先に参照した出願継続中の特許出願の図2ないし図8に、その発明を理解するのに必要なものとして示されている。しかし、この出願の図2には、図面を簡略化し明瞭性を向上させるために、含まれていない。

本発明によると、マトリクス30からの出力は、可変減衰器31、33、35、37及び39を通過し、増幅器32ないし40によってバッファされ、端子42、44、46、48及び50それぞれにおいて、出力信号LFO、CFO、RFO、LBO及びRBOを与える。これらによって、プロセッサ1の5つの標準的な出力が形成されるが、これ以外（図示せず）の出力も提供され得る。図1に示されているスイッチ41、43、45、47及び49は、基本的なプロセッサ回路の一部ではないので、ここには示されていない。典型的には、図示されている出力には、示されている5つの出力に加えて、サブウーファ（subwoofer）出力L-SUB、R-SUB及びM-SUBを与えるために、電子的なクロスオーバー成分が与えられる。この技術は、この技術分野では周知であるから、更なる説明は不要であろう。追加されたマイクロプロセッサ51は、入力及び出力両方の回路を調整し、任意の特定の好適なリスナ位置に対する聴取エリア（図1に示されている）の周囲に配置されたすべてのラウドスピーカから、最適に平衡化された信号を提供する目的で、設けられている。この回路の動作原理は、この出願の図3ないし図11を参照して、後で、詳細に論じる。

このマイクロプロセッサ51は、端子2及び4からそれぞれ入力段6へのLT及びRT入力と直列の電圧制御減衰器53及び55の調整のための信号128を与える。

更に、マイクロプロセッサ51は、端子41ないし50においてサラウンド・サウンド・プロセッサの出力信号によってそれぞれ駆動されるラウドスピーカの音響的な出力の相対的強度を平衡化する電圧制御減衰器31ないし39の調整のための信号を与える。

視覚的ディスプレイ88は、図7を参照して後に説明するように、サーボロジ

ック・ブロック16からの信号87を受け取る。

マイクロプロセッサ51のそれ以外の接続は、代わりに、より包括的な図1に示されているので、図2には示されていない。

図3は、図1に回路ブロック76として示されているマイクロフォン前置増幅器及びレベル・ディテクタ回路の詳細な回路図である。

図3では、抵抗R101及びR102は、それらの接合点（ジャンクション）において+2.5VのDC電圧を与えるが、これは、コンデンサC101によって減結合（decouple）されている。抵抗R103は、このDC電圧を、端子E101を介して、マイクロフォンに与える。

端子E101におけるマイクロフォン信号MIC_INは、コンデンサC102と抵抗R104とを介して、演算増幅器U101の非反転入力に、AC結合される。このオペアンプの回りのフィードバック・ネットワークは、非反転入力からグラウンドへのコンデンサC103と直列の抵抗R105と、その出力からその非反転入力へのコンデンサC104と並列の抵抗R106とを含む。抵抗R105とコンデンサC103とは、低周波の応答をロールオフするが、約2000すなわち66dBの中間帯域（mid-band）ゲインを与え、コンデンサC104は、使用可能な周波数レンジよりも上の高周波信号をロールオフする。

それに続くオペアンプU102及びU103は、関連する抵抗R107-R111、ダイオードD102-D102及びコンデンサC105と共に、従来型の全波整流器と積分器とを形成する。示されている典型的な成分値を有する整流器の時定数は、約1秒である。

オペアンプU103からのDC出力電圧は、抵抗R113-R114を有する分圧器によって設定される約0.85Vの基準電圧と比較され、論理ハイ出力を、抵抗R115-R117とコンデンサC106とを有するネットワークを介して、AUTO_CAL_HIGHとラベル付けされる端子E102において与える。

この回路は、かなりの程度に従来型であるが、この特定の応用例のために、値は最適化されており、マイクロフォンにタイする適切な帯域幅と周波数応答とを与え、図1のマイクロプロセッサ51によって制御される自動校正モードに対し

て、整流器の最良の時定数を与える。これらのモードは、後に、図11を参照して論じることにする。

次に、図4を参照すると、図2の入力段6に含まれる自動平衡化回路の一部が示されている。オペアンプU201は、コンパレータとして用いられており、R201とR204との接合点における電圧を、R202とR203との接合点における電圧と比較する。「パノ라마 (panorama)」モードが選択されるときには、端子E202における電圧はハイ、すなわち、+5Vであり、そうでないときには、ロー、すなわち、0Vである。従って、パノ라마・モードでは、端子E201に与えられるF/B信号は、出力をハイにするために、非パノ라마・モードの場合よりも、負になる程度が小さくしなければならない。出力がローである、すなわち、約-1.4Vであるときには、端子E205での電圧はローであり、0Vに近く、他方で、F/B入力が負になり、オペアンプU201の出力をハイにすると、端子E205における電圧はハイになり、約4.23Vとなる。このように、支配的なフロント情報が存在すると、AUTO_BAL_WINDOW信号はハイになり、マイクロプロセッサに、平衡化が行われるべきであることを告げる。

この信号は、また、スイッチU203を制御し、抵抗R212とコンデンサC201との接合点を、抵抗R210及びR211の接合点に接続し、これによって、次に、オペアンプU202からの出力が減衰される。この増幅器は、制御電圧発生器からの信号RFCの大きさに応答する。RFCが正に変化すると、コンデンサC201上の電圧が増加し、スイッチU203がオンに切り換わると、RFCが負に変化するとき、コンデンサC201上の電圧が減少する。

コンデンサC201上の信号は、反対の方向に、2つの増幅器U205及びU206に与えられる。電圧が、約-1.05Vである抵抗R214及びR215の接合点の電圧よりも更に負の方向に変化すると、端子E206におけるLEFT_HEAVY出力が、約+4.3Vの論理ハイ・レベルになる。同様にして、出力が、抵抗R216及びR217の接合点における+1.05Vよりも更に正になると、端子E206における信号RIGHT_HEAVYが、論理ハイ・レベルになる。

この回路の目的は、基本的信号 (dominant signal) が「左寄り (leftness)」

」

であることと「右寄り (rightness)」あることとの平衡の程度を、これらの信号がセンタ・フロントのすぐ左とセンタ・フロントのすぐ右との間のウィンドウの中にあるときに、平均化することである。映画のサウンドトラックにおける会話部分や音楽のレコーディングにおける歌手や主たる演奏者は、正確にセンタ・フロント（中央の前方位置）で記録を行うのが慣例であるが、レコーディングと再生の連鎖における、そして時には、媒体における不完全さのために、平衡が常に維持されているとは限らない。

従って、センタ・フロントでの入力「左側が重い」(left heavy)と思われるときには、左側の入力チャンネルのゲインを下向きに調整し（または、右チャンネルのゲインを上向きに調整して）、それによって、左右の信号の平衡がとれるようにする。

センタ・フロントの基本的な信号の周期の間に、スイッチU 203はオフに切り換えられ、コンデンサC 201上の電圧は、ゆっくりと、約30秒の時定数で、ゼロに戻る。センタ・フロントの信号優位期間の間は、信号を平衡化された状態に戻すための時定数は、約60msである。

望むのであれば、自動平衡化回路を、論理ハイ・レベルを端子E 204に印加することによって、消勢（ディセーブル）することができ、それによって、コンデンサC 201が抵抗R 213とスイッチU 204とを通じて急速に放電し、スイッチU 204がオンである限りは放電状態にとどまることが保証される。

本発明の発明者による先の特許及び特許出願において開示されている自動平衡化回路の他の実現例では、否平衡条件を訂正する手段は、アナログ電圧制御の増幅器又は減衰器であり、演算増幅器U 205及びU 206は、線形モードで動作され、アナログのLEFT_HEAVY及びRIGHT_HEAVY信号を生じ、左又は右側のチャンネルのゲインを適切な値まで減少させて、入力信号を図1のサラウンド・サウンド・プロセッサ1のコアに平衡化していた。本発明の回路は、デジタル入力を端子E 205、E 206及びE 207からマイクロプロセッサ51に提供する点で従来の回路とは異なっており、それによって、ゲインは、図5、図9及び図10を

参照して以下で論じられるデジタル手段によって調整することがで

きる。

図5を参照すると、図1のサラウンド・サウンド・プロセッサ制御ユニット108の入力回路の一部が示されており、図1のスイッチ120と同等のアナログ・マルチプレクサと、図1及び図2に示された制御された減衰器53及び55と同等の、デジタル制御されたゲインを有するデュアル・チャンネル・レベル・コントロールとを含んでいる。

図5では、2つの8チャンネル・アナログ・マルチプレクサが、118とラベル付けされている共通の制御信号と共に用いられている。信号A、B及びCは、例えば、L1及びR1や、L4及びR4などの入力信号対の対応する1つを選択してその対の信号をマルチプレクサのX出力に切り換える0から7の8進コード(000から111)を形成する。これらのマルチプレクサU301及びU302は、産業標準タイプCD4051(様々な製造業者による同等のタイプの指定によっても知られている)のものである。INH信号を用いて、入力 of のどれもが、次の段に到達することを防止することができる。すなわち、ミューティング制御として用いることができる。信号118は、フロント・パネル又はリモコン86のどちらかからの信号源のユーザによる選択に応答して、図1のマイクロプロセッサ51から生じる。明瞭にするために図5には示されていないが、マルチプレクサU301及びU302のX1-X7ピンのそれぞれとグランドとの間には、追加的な抵抗が配置されて、ICの使われていない入力に現れるオーディオ又はDC信号の大きさを制限する。

デジタル・ポテンショメータU303及びU304は、ダラス・セミコンダクタ社から入手可能であり、約10k Ω の抵抗値を有するタイプDS1267-010である。図5に示されている構成では、オペアンプU305の周囲の抵抗R319を通る負帰還が、ポテンショメータU303の一部を通過しオペアンプU305の反転入力に至る経路と抵抗R318を通過しグランドに至る経路とに分岐している。これにより、端子L1から端子Lへの段の電圧ゲインは、ポテンシヨメータU303のワイパWがU303のLピンからHピンに移動するにつれ

て、強制的に増加される。コンデンサC301及びC303は、ゲインをオーディオ

周波数において均等化(equalize)し、より高周波でのロールオフ(roll-off)を与える。

マルチプレクサ又はセクタ・スイッチU301及びU302と共にデジタル・ポテンシオメータU303及びU304を用いることの効果は、ゲインを、典型的なサラウンド・サウンド・プロセッサにおいて提供される8つの入力それぞれに対して、正確にデジタル制御された値に設定することができることである。これによって、図1及び図2のポテンシオメータ110、112、114及び116の機能を、ポテンシオメータ53及び55の機能と有効に組み合わせることができ、それにより、それぞれの信号源に対して、その部屋における平衡が常に最適化され、その部屋の音響レベルが標準化される。本発明の更なる効果は、自動的な平衡補償がこれらのポテンシオメータに対してデジタル制御信号の中に追加され、対応するアナログ式の実現例と比較して、部品コストをかなり節約することができることである。

次に図6を参照すると、左側のフロント出力に関して示されデジタル・ポテンシオメータU401を用いている同様の回路が、サラウンド・サウンド・プロセッサのコア122からのそれぞれの出力チャンネルにおいて用いられ、自動的な較正の間にそれぞれの出力チャンネルに対して導かれたレベル設定に、所望のボリューム・レベルを追加することが可能となる。これらのレベルを制御するプロセスは、後で、図11を参照して説明される。図6では、出力減衰器31のデジタル・ポテンシオメータU301は、ダラス・セミコンダクタ社の部品番号DS1802である。

次のバッファU402は、図1及び図2に示されたバッファ32を表す。これは、多くの場合にそのようなプロセッサはTHX構成において用いられるように、イコライゼーション段(equalization stage:等化段)を駆動するものとして示されている。THX仕様では、イコライゼーション・フィルタ(equalization filter:等化フィルタ)が使用可能であることが要求される。

図7は、サラウンド・サウンド・プロセッサ1の制御電圧発生器によって導かれる種々のステアリング信号の相対的強度を視覚的に指示する図2の表示回路8

8の詳細な回路図である。この回路では、図2のディテクタ・スプリッタ14からの3つの「スプリット」信号15のそれぞれは、バッファとインバータとに与えられ、6つの出力を提供する。それぞれの出力は、発光ダイオード（LED）を通じて、これらのLEDに固定された電流を提供する共通のトランジスタQ502に結合される。

対応する制御信号が負の方向に変動するにつれて、LEDD501-D506の中の1つが、この電流を多かれ少なかれ共有し、従って、ディスプレイが、それがどれであれ、もっとも高い信号を受け取っているLEDを示す。

図7の端子E501に与えられた信号LED_DIMは、トランジスタQ502を介してLEDD501-D506に供給される電流を変化させることによって、ディスプレイの輝度を変動させる。

端子E502に与えられた信号CF/CBは、常に用いられ、バッファU504は、信号を、抵抗R509を介して、「サラウンド」LEDであるD501に提供する。抵抗R510及びR511を伴うオペアンプU505を有するインバータは、抵抗R512を介して、「CF」LEDであるD502に電流を与える。逆電圧が存在するときにLEDへの損傷を回避するために、信号ダイオード（図示せず）を、LEDD501-D506のそれぞれに対して、逆並列（anti-parallel）である。

端子E503に与えられたLB/RB信号は、産業標準であるCD4053タイプなどのCMOSスイッチを介して、バッファU506及びインバータU507に接続され、これらは、「RB」及び「LB」LEDであるD503及びD504に、抵抗R513及びR516それぞれを通過する電流を提供する。スイッチU501がオフであるときには、これは、E504に与えられる信号MONO_BACKSがハイであるときにそうなるのであるが、バッファU506の入力は接地され、LEDのD503及びD504は点灯されない。

端子E507に与えられたLF/RF信号は、スイッチU502及びU503

を通過して、バッファU 5 0 8及びインバータU 5 0 9に至り、抵抗R 5 1 7及びR 5 2 0を介して、「L F」及び「R F」LEDであるD 5 0 5及びD 5 0 6

に電流が提供される。MONO_BACKS信号がハイであるときには、スイッチ5 0 3によって、これらのLEDは、LB/RB入力に応答し、プロセッサは4軸モードにあり、スプリット信号は有効にキャンセルされる。端子E 5 0 6に与えられるCORNER_LOGIC_KILL信号がハイになる時には、RB/LB信号は、再び、バッファU 5 0 8への入力となり、この場合には、左右のロジックは、生じることなく、従って、LEDD 5 0 3-D 5 0 6の4つすべては、オフのままである。

LEDD 5 0 1-D 5 0 6の典型的な構成が図8に示されており、方向LB、LF、CF、RF、RB及びサラウンド(SURROUND)がディスプレイ・パネル上の適切な位置にあり、これらのラベルは、図7にも示されている。LEDは、ジメンス社のLDG 3 9 0 2 (緑)などの標準的な5 mm X 2 mmの矩形タイプであるか、又は、任意の入手可能なタイプである。また、真空蛍光ディスプレイなどの別の形式のディスプレイ技術を、図7の回路にわずかな変更を行うことによって、用いることもできる。

次に図9を参照すると、マイクロプロセッサ5 1が図4の自動平衡化感知回路から受け取った信号に従って、左右のチャンネルの間の平衡を訂正するアルゴリズムのための流れ図が示されている。

このプロセスは、ステレオ音響信号が処理されているときは常に、有効であることに注意すべきである。ビデオ・ディスク・プレーヤやCDプレーヤなどの現代的なソース装置は厳密に等しい左右のチャンネル・ゲインを与えるように製造され設計されているが、レコーディング・スタジオやライブでの演奏における楽器やボーカルに対する平衡の変動が集積されることの結果として、様々な程度の平衡のずれた信号が生じる。これらの変動は、典型的には、同じCD上のトラック間でも変化する。従って、常に可能な限り最良のサラウンド・サウンド・プロセッサのパフォーマンスを維持するには、平衡を常にチェックして調整を行うことが必要である。

平衡のずれ検出回路は、図4を参照して、すでに説明されている。この回路は

、論理信号であるAUTO_BAL_WINDOW、LEFT_HEAVY及びRIGHT_HEAVY

を、マイクロプロセッサに提供し、マイクロプロセッサは、図5を参照して説明したように、デジタル・ポテンショメータ53及び55に与えられる自動平衡補償を調整する。それぞれの入力チャネルに対してマイクロプロセッサによって決定される全体的なゲインの値は、基準レベルにおけるプロセッサ・コア122の中への信号レベルに対する所望の入力ゲインと、自動平衡化の目的で与えられる補償との組合せである。

アルゴリズムのステップは、次の通りである。START（開始）とラベル付けされた点201で、連続するループに入ると、システム電力の状態が、テスト202においてチェックされる。電力がオフである場合には、自動平衡化プロセスを実現する作用は、全く行われなない。典型的にはシステム電力はオフに切り換えられているが、マイクロプロセッサとリモコン受信機とは、常に電力オンの状態にあることを覚えておかなければならない。

システム電力がオンになると、様々な初期化手順が、図9には示されていないが、発生する。そして、システムがいったんステレオ信号を再生することができるモードになると、自動平衡回路がオンに切り換えられる。

AUTO_BAL_WINDOW信号は、テスト203において、ハイであるのかどうかを周期的にチェックされ、そうでない場合には、一般的に、ループは、電力状態とAUTO_BAL_WINDOW信号の状態との両方を、チェックし続ける。

信号AUTO_BAL_WINDOWがハイである任意の周期の間には、信号LEFT_HEAVY及びRIGHT_HEAVYが、テスト204及び206によって、どちらかがアクティブであるかどうかを周期的にチェックされる。何らかの行動が開始される前に、これらの信号の連続的なサンプルが、ある最小限の数だけとられ、生じる可能性のある僅かなグリッチ（glitch）に起因するスプリアスな変化を回避する。このようにして、左右のケースのそれぞれに対して、エラーの存在しない間は、ブロック205及び207において、カウンタ変数が、連続的にゼロにリセットされる。再び、一般的には、この手順は、AUTO_BAL_WINDOW信号がハイであるときには、ステップ202－207のすべてを循環する。

LEFT_HEAVY信号がハイである場合には、左カウントが、ボックス208

でインクリメントされ、テスト209では、行動がなされる前に最小の数の要求されるサンプルにそれが到達するかどうかチェックされる。そうでない場合には、サイクルは、AUTO_BAL_HIGHのチェックを継続し、適切のように、左カウントをインクリメントする。

左カウントLCOUNTがいったん最小の数MINに到達すると、テスト209は、図9の下側のループに分岐する。再び、テスト210において、AUTO_BAL_WINDOWがハイのままであるかどうかチェックされ、また、テスト211において、LEFT_HEAVYがハイのままであるかどうかチェックされる。テスト212で、そのゲインを増加させるために左側チャンネルに先に与えられた補償がゼロでない場合には、それは、ボックス214で減少され、そうでない場合には、ボックス213において補償が右側チャンネルに加えられ、ゲインを増加させる。この補償が徐々に生じるようにするために、テスト210における比較に戻る前に、何らかの遅延215が導入される。テスト210において、LEFT_HEAVY信号が再びローになると、プロセスは、ボックス205に分岐して、左側のサンプル・カウントをゼロにする。この行為は、テスト210が否定的である場合にも生じる。

図9には示されていないが、与えられる補償は、最小値に限定されており、それによって、中心から本当に左側にある信号に対する不適切な訂正の可能性を減少させている。

RIGHT_HEAVY信号がハイである状況でも、同じ方式が適用されるが、この場合には、まず、右側のチャンネルの補償を減少させ、次に、RIGHT_HEAVY信号が再びローになるまで、左側のチャンネル補償を増加させる。

図9では、テスト206が、RIGHT_HEAVY信号がハイであると判断する場合には、右側のサンプル・カウント変数は、ボックス216においてインクリメントされ、MIN値に到達するまで、テスト217においてチェックされる。テスト218においてAUTO_BAL_WINDOWがハイのままである場合には、RIGHT_HEAVY信号は、テスト219においてハイのままであり、テスト220は、右側のチャンネル補償がいくらかでもあるかどうかを判断し、それによって、

ボックス222は、それを減少させ、そうでない場合には、ボックス221が、左側の補償を増加させる。再び、遅延223が、変動をゆっくりと保つために、含まれる。AUTO_BAL_WINDOW信号がテスト218でローになるか、又は、RIGHT_HEAVY信号がテスト219でローになるかのどちらかである場合に、ループは、中断される。

LEFT_HEAVYとRIGHT_HEAVYとの両方がAUTO_BAL_WINDOWがハイである周期の間にいったんローになると、このユニットは、平衡がとれていることになる。すると、補償の総量は、長い時間周期にわたって、非常に徐々に減少され、それによって、回路が、平衡を公称条件に戻す方法が存在するようにする。

これは、メイン・ループに通常戻るテスト224における最後の自動平衡調整からいくらかの時間経過があることをチェックすることによって達成される。経過した時間が設定された値Tを超える場合には、左右の補償値は、テスト225において、どちらがゼロでないかがチェックされ（任意の与えられた時間では、ただ1つだけがそうであり得る）、その値は、ボックス226か227のどちらかで、デクリメントされる。この後で、または、両方の補償値がゼロである場合には、テスト202において、再びメイン・ループに入ることになる。

マイクロプロセッサ51がこのタスクを連続的に実行することは理解されるであろうが、これらのタスクを行っていない間に、プロセッサの多くの他のパラメータをモニタし更新することも可能である。

次に図10を参照すると、自動入力較正とゲイン設定との流れ図が示されている。

典型的なソースに対しては、通常、オーディオ・テープのための「ドルビ (Dolby) レベル」などの較正レベルが存在し、映画サウンドやそれ以外の媒体についても同様である。較正プロセスの目的は、システムへの入力の内部ゲインを適切な値に設定して、信号のピーク・レベルを、ドルビやそれ以外の基準信号レベルと等しくすることである。

ある状況では、基準レベルが入手できず、システムは、再生されている材料のレベルを平均化することによってレベルを評価しなければならない。

入力レベル較正（それぞれの入力選択の左右のチャンネルに対する）のための基本的アルゴリズムは、最初に、基準信号をこれらの入力に与えることである。マイクロプロセッサは、図4に示された信号AUTOBAL_KILLを用いることにより消勢されている自動平衡(auto balance)を用いて、入力における信号レベルをサンプリングし、基準レベルを超えるまで、チャンネル・ゲインを徐々に増加させる。ゲインが元々高すぎる場合には、信号レベルが基準よりも下まで下降するまで、ゲインを減少させ、次に、基準レベルを僅かに超えるまで増加させる。

このプロセスの間には、ソースの材料は、従来のテスト・トーン又はノイズではなく音楽でもあり得るので、代表的なレベルの決定は、より複雑になる。データは、フィルタリングされ、ある数のサンプルが、基準レベルの上または下にあるにちがいないことを補償する。ただ1つの間違ったサンプルだけでは、較正が変更されることはない。

信号レベルを基準レベルまで上昇させるのに十分な程度まで感度を上昇させることができない場合には、または、それが高すぎて十分に下降させることができない場合には、元の値に戻り、エラー・メッセージがビデオ・スクリーン上に表示される。

これらの注意事項を念頭におくと、信号レベルが（基準レベルとの関係で）ハイであるかローであるかのテストは、一般に、単純な瞬間的な比較または短期的な平均の比較ではなく、結果的に信号レベルの代表的平均化（representative averaging）を生じる比較的多数のサンプルに関係するテストである。

図10では、アルゴリズムは、START端子301を通じて開始され、電力がオフの場合は、どのような行動をとることもなくループ・バックする電力オン・テスト302を含む。テスト303は、入力較正モードが選択されたかどうかを判断して、そうでない場合には、他のモード選択にコントロールを転送する。

テスト204では、入力チャンネルが選択されていない場合には、流れは、ブロック305に移動し、そこで、信号源がユーザによって選択される。典型的には、スクリーンがモニタ上に現れ、可能性のある選択を示し、ユーザからの選択を要

求し、このユーザによる選択が、図1のコントロール・パネル80やリモコン86を介して、入力される。

選択されたチャネルは、ドルビ・レベルのテスト・トーンなどの再生されている代表的な信号や、または、上述したように、代表的な音楽サンプルを有しているはずである。信号レベルが当初高すぎる場合には、コントロールは、テスト306によって、右側の分岐に移動し、そうでない場合には、左側の分岐のテスト307に移動する。信号が基準レベルよりも下にある限りは、ブロック308は、チャネル・ゲインをインクリメントする。このプロセスは、徐々に行われ、マイクロプロセッサに、応答して新たな入力信号レベルを測定する適当な時間を与える。レベルが基準レベルまで上昇すると、コントロールは、再び、右側の分岐に移動する。

この分岐では、信号レベルがテスト309において基準レベルよりも高い場合には、チャネル・ゲインは、再び基準レベルよりも下がるまで、ブロック310において、徐々に減少される。示されていないが、更なるループが追加され、最終的にゲインが基準レベルを僅かに超えるまでもう一度増加させる。このようにして見いだされたゲインは、選択されたチャネルのために、マイクロプロセッサに記憶される。

ゲインが調整されると、テスト311は、例えば、第1の信号がステレオ音響対の左側の入力であるかどうかなど、別のチャネルがテストされるべきかどうかを判断する。テストされる第2のチャネルは、通常は、対応する右側の入力である。別のチャネルがテストされる場合には、ブロック312においてチャネルを選択した後で、同じ手順が、この別のチャネルに対しても行われる。そうでない場合には、アルゴリズムは、プロセスがEXIT（終了）端子313に分岐する際に終了する。

図10には示されていないが、追加的な健全性チェックが実行される。すなわち、入力感度が、基準レベルに到達するのに十分な程度に増幅することができない場合や、高すぎて、基準レベルに到達するのに十分な程度まで減少させることができない場合には、エラー・メッセージが発生され、コントロールは、その当

初の、すなわち、デフォルトの値にリセットされる。

図11は、聴取室を設定して平衡化し、マイクロフォンに頼って、「理想的」な聴取位置の近傍における音響レベルを判断するためのアルゴリズムの流れ図が示されている。

このアルゴリズムは、図10のものと類似している。この回路を含む多くのサウンド・サウンド・プロセッサでは、ノイズ発生器とシーケンサとは、部屋の設定を補助する標準的な設備である。しかし、調整は耳によって、手動で行われ、それぞれの出力レベルを、リスナの位置の同じ音響レベルにシーケンシャルに調整する。ここでの新たな追加は、図3のマイクロフォンとディテクタ回路との使用であり、それにより、マイクロプロセッサが、すべての5つのゲイン値を調整することが可能になり、電力増幅器とラウドスピーカとを用いて、すべての出力チャンネルに対する適切な平衡が保証される。

アルゴリズムでは、出力レベルは、基準レベルを超えるまで徐々に上昇され、次に、それを下回るまで減少される。そして、最後に、読み取り値の平均をとることによって、それぞれの個別のソースに対する正しいゲイン値を与えるように設定される。

それぞれのチャンネルとラウドスピーカとは、このようにしてテストされ、入力増幅器のゲインは、信号源とは関係なく同じ入力レベルを与えることができる。

図11では、アルゴリズムは、端子401を通じて開始され、テスト402では、再び、電力状態がチェックされる。テスト403においてチェックがなされたときに、AUTO_CALIBRATEモードが選択されと、システムは、テスト404において、測定マイクロフォンが接続されているかどうかをチェックする。

接続されていない場合には、メッセージが表示され、ユーザにマイクロフォンを接続し位置決めすることを依頼する。そうでない場合には、ノイズ源がブロック6において選択され、テスト407は、出力チャンネル選択がなされたかどうかをチェックする。そうでなければ、左側フロント（LF）チャンネルがブロック208において選択され、ノイズ源が、次に、先に図10を参照して説明されたレベリングを実行するすべてのチャンネルを通じて循環する。これらのチャンネルは、

それぞれ、CF、RF、RB、LB及びCBである。すべてのチャンネルがテストされると、アルゴリズムは、端子416を介して、終了する。

システムにおいてマイクロプロセッサを用いることによって、ユーザとの相互作用がより容易となり、リスナを包囲している多数のラウドスピーカの間でのサウンドのマルチチャンネルの再配分の可能である最良な表現を与える聴取環境の適切なパラメータの正確な調整が可能となる。同時に、、デジタル遅延が用いられるモードにおける後方チャンネルを例外として、純粋なアナログ信号経路を用いることによって、オーディオの質も維持される。上述の場合には、マイクロプロセッサが、較正が進行中の間、情報をユーザに表示し、どちらのラウドスピーカが較正されているかを、インストール・メニューに先に入力されているスピーカの設定に従って示す。どのようなものでもワイアリング・エラーが生じる場合や、間違ったコンフィギュレーションが入力された場合には、これは、較正手順で明らかになる。

以上で、好適実施例の詳細を説明したが、当業者には、回路及びアルゴリズムの多くの修正及び適用を、明細書、請求の範囲、図面に記載された本発明の精神から離れることなく、行うことができることは明らかである。

【図1】




FIG. 1

【図 2】





FIG. 2

【図3】



【図6】




FIG. 6

【図8】






FIG. 8


【図4】



【図5】



【図7】



【図9】




FIG. 9

【図10】





FIG. 10

【図11】



【國際調查報告】

INTERNATIONAL SEARCH REPORT

International application No.
PCT/US97/06007

A. CLASSIFICATION OF SUBJECT MATTER		
IPC(6) :H04R 5/00 US CL :381/18, 22, 104, 107 According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) U.S. : 381/1, 17-23, 104, 107-108		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched NONE.		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) Please See Extra Sheet.		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A,P	US, A, 5,557,680 (JANES) 17 September 1996, see entire document.	1-13
A	US, A, 5,594,800 (GERZON) 14 January 1997, see entire document.	1-13
A,E	US, A, 5,625,696 (FOSGATE) 29 April 1997, see entire document.	1-13
A,E	US, A, 5,636,283 (HILL ET AL) 03 June 1997, see entire document.	1-13
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
* Special categories of cited documents:	*T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art *&* document member of the same patent family	
A documents defining the general state of the art which is not considered to be part of particular relevance		
E earlier document published on or after the international filing date		
L document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)		
O document referring to an oral disclosure, use, exhibition or other means		
P document published prior to the international filing date but later than the priority date claimed		
Date of the actual completion of the international search	Date of mailing of the international search report	
16 JUNE 1997	11 JUL 1997	
Name and mailing address of the ISA/US Commissioner of Patents and Trademarks Box PCT Washington, D.C. 20231	Authorized officer S. H. H. XU MEI	
Facsimile No. (703) 305-3230	Telephone No. (703) 308-6610	

INTERNATIONAL SEARCH REPORT**International application No.**
PCT/US97/06007**B. FIELDS SEARCHED****Electronic data bases consulted (Name of data base and where practicable terms used):****APS.****Search terms:** six-axis, stereophonic, surround sound, matrix, display, video, LED, microphone detector, calibration, sound intensity.